FPGA/CPLD 今日: 1 |主題: 742|排名: 32

新窗全部主題最新主題最新回復(fù) 熱門熱帖精華更多 \| 顯示置頂		作者	回復(fù)/查看	最后發(fā)表


預(yù)覽 xilinx官方xdma驅(qū)動資料下載	uid:837684 2020-11-2 11:32	25484	2023-6-5 03:19
預(yù)覽 FPGA至簡設(shè)計(jì)法案例2	uid:588548 2019-7-31 09:03	02944	2023-5-30 15:19
預(yù)覽千兆以太網(wǎng)設(shè)計(jì)	uid:900023 2021-4-2 16:10	03713	2023-5-19 23:34
預(yù)覽 EDA多功能數(shù)字鐘(源代碼）	uid:51024 2014-7-30 14:06	25576	2023-5-11 23:24
預(yù)覽 VHDL四選一的結(jié)構(gòu)描述	uid:833673 2023-3-17 15:42	11982	2023-5-10 15:34
預(yù)覽基于FPGA的硬件電子琴設(shè)計(jì)（文檔+工程）	uid:776760 2021-8-19 02:41	13713	2023-4-19 17:39
預(yù)覽基于FPGA的超聲波測距設(shè)計(jì) 附quartus程序等	uid:466735 2019-3-3 18:36	1213136	2023-4-12 15:52
預(yù)覽 FPGA實(shí)現(xiàn)貪吃蛇游戲源程序 VGA顯示模塊 QuartusⅡ9.1代碼	uid:1007214 2022-3-5 20:12	03228	2023-2-23 16:30
預(yù)覽用VHDL編寫的籃球30秒計(jì)時(shí)器	uid:793816 2021-6-4 22:14	13606	2023-1-1 15:55
預(yù)覽基于FPGA的洗衣機(jī)控制器設(shè)計(jì) VHDL程序	uid:816987 2020-11-30 08:52	24056	2022-12-27 16:49
預(yù)覽 FPGA電壓采集DA輸出原理圖	uid:523823 2022-12-12 15:51	02441	2022-12-12 15:51
預(yù)覽基于VHDL語言的電子時(shí)鐘設(shè)計(jì)-ISE開發(fā)的EDA源碼晶振25Mhz	uid:191542 2019-1-9 21:42	36021	2022-12-11 01:48
預(yù)覽俄羅斯方塊Verilog HDL程序設(shè)計(jì)	uid:704585 2021-3-19 17:37	24507	2022-12-8 14:58
預(yù)覽 QuartusII設(shè)計(jì)的數(shù)字日歷附verilogHDL源程序	uid:329016 2020-11-4 20:39	56790	2022-11-27 15:00
預(yù)覽 EDA智能電子搶答器的設(shè)計(jì)	uid:568129 2019-12-12 21:37	14394	2022-11-13 17:56
預(yù)覽如何學(xué)習(xí)FPGA	uid:262 2013-6-14 18:51	55786	2022-10-21 10:06
預(yù)覽如何使用AG256實(shí)現(xiàn)EPM240同樣功能（Altera的PLD芯片）	uid:926946 2021-5-25 12:46	13673	2022-10-12 11:48
預(yù)覽 EDA設(shè)計(jì)數(shù)字頻率計(jì)（Verilog源程序）	uid:343799 2019-6-25 22:26	16410	2022-9-18 13:11
預(yù)覽 Quartus II EDA頻率計(jì)設(shè)計(jì)	uid:747475 2020-5-9 10:51	14796	2022-9-11 10:46
預(yù)覽 VHDL實(shí)現(xiàn)16位計(jì)數(shù)器(帶源程序)	uid:1030457 2022-5-30 21:00	13339	2022-7-29 22:57
預(yù)覽 EDA實(shí)訓(xùn)萬年歷加鬧鐘Verilog HDL程序	uid:247720 2017-12-7 20:32	36105	2022-7-14 19:54
預(yù)覽基于FPGA的音樂播放器設(shè)計(jì)（文檔+工程）	uid:776760 2021-8-19 02:40	13361	2022-6-22 17:10
預(yù)覽 Verilog實(shí)現(xiàn)維特比譯碼	uid:1035196 2022-6-16 16:02	02090	2022-6-16 16:02
預(yù)覽 EDA 汽車尾燈控制器設(shè)計(jì)VHDL源碼	uid:292670 2018-7-1 14:11	25126	2022-6-14 18:36
預(yù)覽 VHDL四位全減器課程設(shè)計(jì) Quartusii9.0源碼附波形仿真圖	uid:224298 2018-6-4 15:29	16523	2022-6-13 16:33
預(yù)覽 ZYNQ ac706學(xué)習(xí)教程	uid:360555 2022-5-11 14:56	02837	2022-5-11 14:56
預(yù)覽基于FPGA的串口接收設(shè)計(jì)全過程	uid:107189 2016-3-3 19:10	78614	2022-5-7 13:56
預(yù)覽電子琴設(shè)計(jì)VHDL代碼	uid:1024028 2022-5-5 14:45	02358	2022-5-5 14:45
預(yù)覽 verilog數(shù)字時(shí)鐘程序	uid:1023916 2022-5-5 00:31	02082	2022-5-5 00:31
預(yù)覽 VHDL數(shù)字電子鐘6位8段數(shù)碼管設(shè)計(jì) quratus代碼	uid:1016839 2022-4-10 16:10	02977	2022-4-10 16:10
預(yù)覽 FPGA設(shè)計(jì)高級技巧（Xilinx）	uid:325686 2018-8-6 09:10	13758	2022-4-8 20:32
預(yù)覽學(xué)FPGA/ASIC一點(diǎn)提醒	uid:22218 2022-3-19 11:58	02003	2022-3-19 11:58
預(yù)覽如何使用AG256實(shí)現(xiàn)EPM240同樣功能（Altera的PLD芯片）	uid:926946 2022-3-12 20:24	02738	2022-3-12 20:24
預(yù)覽 Verilog HDL語言在QuartusⅡ13.5軟件中將出租車計(jì)費(fèi)器基本結(jié)構(gòu)分成5個(gè)...	uid:522536 2022-3-12 11:54	02007	2022-3-12 11:54
預(yù)覽 FPGA實(shí)現(xiàn)MD5算法 Quartus II 13.0 Verilog HDL 模塊源碼 (最大計(jì)算55字節(jié))	uid:57657 2022-3-9 10:20	02782	2022-3-9 10:20
預(yù)覽 VHDL語言設(shè)計(jì)四人搶答器方案源代碼	uid:1007564 2022-3-1 16:41	23725	2022-3-2 09:42
預(yù)覽 EDA數(shù)字頻率計(jì)設(shè)計(jì)資料（VHDL語言）	uid:958022 2021-8-1 01:12	23671	2022-2-24 18:30
預(yù)覽 RobeiEDA關(guān)于搶答器的設(shè)計(jì)案例	uid:434973 2022-2-17 23:15	01913	2022-2-17 23:15
預(yù)覽 Quartus Verilog HDL/FPGA 驅(qū)動4位動態(tài)數(shù)碼管演示4位16進(jìn)制累加 (每隔1秒加1)	uid:57657 2022-1-16 09:27	24009	2022-2-16 12:38
預(yù)覽 Verilog HDL的簡單應(yīng)用之74ls138功能的實(shí)現(xiàn)	uid:1003637 2022-1-27 12:17	13031	2022-2-16 08:42
預(yù)覽 CPLD作為并行接口	uid:51472 2013-7-9 04:00	15120	2022-1-27 15:21
預(yù)覽 VHDL編寫的10秒計(jì)時(shí)器	uid:793816 2021-6-4 23:30	13034	2022-1-8 21:23
預(yù)覽基于FPGA的PLL動態(tài)輸出設(shè)計(jì)	uid:522457 2021-9-23 11:59	22394	2021-12-26 22:31
預(yù)覽數(shù)電基于FPGA的數(shù)字時(shí)鐘的設(shè)計(jì)及仿真結(jié)果分析	uid:465770 2019-1-10 13:58	26794	2021-12-23 15:55
預(yù)覽手把手教你學(xué)習(xí)FPGA入門系列視頻教程,不看后悔喲 ...2	uid:52663 2013-8-5 10:03	4328571	2021-12-23 13:57
預(yù)覽 Quartus II Verilog HDL語言Max10OC簡易交通燈設(shè)計(jì) 初學(xué)者的小腳丫	uid:828188 2020-10-28 20:11	56999	2021-12-12 08:29
預(yù)覽基于VHDL的直流電機(jī)控制系統(tǒng)的設(shè)計(jì)報(bào)告	uid:263449 2018-1-17 02:44	49225	2021-12-11 19:40
預(yù)覽 FPGA實(shí)現(xiàn)出租車計(jì)價(jià)器	uid:426797 2021-6-25 15:13	13332	2021-11-12 18:58
預(yù)覽黑金verilog那些事系列教程	uid:974725 2021-10-25 14:17	02925	2021-10-25 14:17
預(yù)覽通過一個(gè)例子來講述quartus II軟件的使用	uid:443001 2018-12-10 11:17	26389	2021-9-24 09:13

123 4 5 6 7 8 9 10 ... 15 / 15 頁下一頁

帳號		自動登錄	找回密碼
密碼			立即注冊

版塊導(dǎo)航

FPGA/CPLD 今日: 1 |主題: 742|排名: 32

快速發(fā)帖