FPGA/CPLD 今日: 1 |主題: 742|排名: 32

1 ... 6 7 8 91011 12 13 14 ... 15 / 15 頁下一頁

新窗全部主題最新主題最新回復(fù) 熱門熱帖精華更多 \| 顯示置頂		作者	回復(fù)/查看	最后發(fā)表


預(yù)覽 VHDL語言DDS正弦信號發(fā)生器設(shè)計(jì)	uid:270405 2018-1-2 21:38	04195	2018-1-2 21:38
預(yù)覽試用verilog設(shè)計(jì)74LS138譯碼器，其功能表如下表所示	uid:209315 2017-6-12 19:43	16615	2017-12-26 08:43
預(yù)覽 8位二進(jìn)制比較器的Verilog實(shí)現(xiàn)	uid:105323 2016-2-23 01:17	28480	2017-12-22 20:42
預(yù)覽 24進(jìn)制計(jì)數(shù)器的 VHDL語言設(shè)計(jì)	uid:70481 2014-12-17 13:51	214266	2017-12-20 21:58
預(yù)覽 FPGA實(shí)驗(yàn)設(shè)計(jì)題目是時(shí)鐘，這是其中的比較器	uid:262199 2017-12-15 21:21	03384	2017-12-15 21:21
預(yù)覽 Tablet counting system verilog code	uid:256825 2017-12-3 16:09	02706	2017-12-3 16:09
預(yù)覽 fpga常用功能代碼分享	uid:253883 2017-12-3 10:45	03249	2017-12-3 10:45
預(yù)覽 FPGA找工作資料（也許有用，跟大家分享一下）	uid:104835 2016-2-1 00:14	03986	2017-11-28 15:02
預(yù)覽 24進(jìn)制計(jì)數(shù)器數(shù)碼管顯示用VHDl編寫	uid:115737 2016-4-21 17:21	15872	2017-11-24 10:02
預(yù)覽 FPGA模擬MC8051—擴(kuò)展ROM和RAM	uid:244167 2017-11-17 15:03	05940	2017-11-17 15:03
預(yù)覽 fpga平均滑移算法降噪	uid:249866 2017-11-15 21:26	02939	2017-11-15 21:26
預(yù)覽經(jīng)驗(yàn)總結(jié)：FPGA時(shí)序約束的6種方法	uid:164783 2017-10-20 13:18	03907	2017-10-20 13:18
預(yù)覽黑金EP2C5FPGA開發(fā)板資料，看到論壇里面好像沒有找到關(guān)于黑金的資料，分享給大家	uid:163090 2017-10-18 08:49	03624	2017-10-18 08:49
預(yù)覽誰能給我看看這段vhdl代碼，給我講解下	uid:123572 2016-5-27 19:34	24320	2017-10-9 10:28
預(yù)覽基于Quartus II 9.0 ，用VHDL語言寫的元件例化四位全加器	uid:110456 2017-5-7 11:47	15652	2017-9-23 15:41
預(yù)覽數(shù)字系統(tǒng)設(shè)計(jì)與Verilog_HDL 初學(xué)者入門教程（共318頁）	uid:234748 2017-9-23 08:06	04150	2017-9-23 08:06
預(yù)覽利用VHDL語言實(shí)現(xiàn)的多種波形信號	uid:233090 2017-9-14 17:49	04066	2017-9-14 17:49
預(yù)覽 modelsim仿真平臺的搭建教程-非常詳細(xì)	uid:91350 2015-11-1 16:15	116521	2017-9-12 10:10
預(yù)覽 SOPC自定義元件的添加及運(yùn)行	uid:107189 2016-3-4 20:40	14054	2017-8-23 15:33
預(yù)覽 VHDL交通控制器的設(shè)計(jì)與分析源碼+PPT	uid:209018 2017-8-10 12:56	04320	2017-8-10 12:56
預(yù)覽 VHDL多路彩燈控制器的設(shè)計(jì)與分析源碼和ppt下載	uid:209018 2017-8-10 11:58	04534	2017-8-10 11:58
預(yù)覽 FPGA黑金開發(fā)板原理圖	uid:225963 2017-8-9 09:36	04618	2017-8-9 09:36
預(yù)覽基于FPGA片上最小系統(tǒng)(xiaoze-soc)的總線設(shè)計(jì)	uid:224778 2017-8-4 19:01	03333	2017-8-4 19:01
預(yù)覽基于fpga的串口收發(fā)代碼（工業(yè)環(huán)境下）	uid:223626 2017-7-31 17:35	03386	2017-7-31 17:35
預(yù)覽 FPGA最小系統(tǒng)板設(shè)計(jì)資料下載	uid:221165 2017-7-20 19:37	03907	2017-7-20 19:37
預(yù)覽 SPARTAN6原理圖及PCB	uid:220410 2017-7-17 21:31	03861	2017-7-17 21:31
預(yù)覽累加器的FPGA實(shí)現(xiàn)	uid:219950 2017-7-15 20:38	05218	2017-7-15 20:38
預(yù)覽 VGA顯示640*480真彩色圖像時(shí)FPGA存儲資源不夠用怎么辦	uid:91350 2015-11-1 15:50	16571	2017-6-30 16:01
預(yù)覽 FPGA多功能計(jì)數(shù)器設(shè)計(jì)論文（共12頁）	uid:210655 2017-6-30 13:23	03436	2017-6-30 13:23
預(yù)覽 VIP_BOARD板原理圖（FPGA視頻處理相關(guān)）	uid:215760 2017-6-29 11:25	02707	2017-6-29 11:25
預(yù)覽 CPLD乒乓球模擬—EDA課程設(shè)計(jì)報(bào)告下載	uid:202486 2017-5-19 11:57	25067	2017-6-19 20:46
預(yù)覽基于activ VHD 的基帶傳輸	uid:173335 2017-6-19 16:36	02722	2017-6-19 16:36
預(yù)覽 FPGA學(xué)習(xí)資料以及編程參考指南	uid:212094 2017-6-17 17:53	02763	2017-6-17 17:53
預(yù)覽基于FPGA的按鍵消抖源代碼	uid:210107 2017-6-11 14:52	04031	2017-6-11 14:52
預(yù)覽 Verilog設(shè)計(jì)一異步復(fù)位、模9，帶進(jìn)位端的計(jì)數(shù)器，用狀態(tài)機(jī)實(shí)現(xiàn)	uid:209315 2017-6-11 11:47	06497	2017-6-11 11:47
預(yù)覽如何寫好狀態(tài)機(jī)(29頁pdf,圖文并茂通俗易懂的教程)	uid:182522 2017-6-8 10:53	04310	2017-6-8 10:53
預(yù)覽 FPGA系統(tǒng)設(shè)計(jì)黃金法則	uid:206624 2017-6-1 10:47	03123	2017-6-1 10:47
預(yù)覽 ds18b20之fpga驅(qū)動	uid:80656 2015-6-15 22:12	24114	2017-5-26 15:01
預(yù)覽二位十進(jìn)制verilog語言	uid:203367 2017-5-22 10:03	03605	2017-5-22 10:03
預(yù)覽 VHDL防抖動模塊程序以及解釋	uid:203367 2017-5-22 09:58	07263	2017-5-22 09:58
預(yù)覽 Verilog HDL步進(jìn)電機(jī)驅(qū)動控制教程	uid:201155 2017-5-15 22:52	08066	2017-5-15 22:52
預(yù)覽 FPGA開發(fā)板AX301原理圖	uid:200173 2017-5-13 09:20	03954	2017-5-13 09:20
預(yù)覽 FPGA硬件電子琴電路設(shè)計(jì)實(shí)驗(yàn)報(bào)告下載	uid:199269 2017-5-10 20:42	06262	2017-5-10 20:42
預(yù)覽 FPGA設(shè)計(jì)技術(shù)學(xué)習(xí)	uid:164783 2017-5-9 11:44	02168	2017-5-9 11:44
預(yù)覽這是sp37開發(fā)的套件，共享出來幫助網(wǎng)友	uid:190905 2017-4-18 17:24	02582	2017-4-18 17:24
預(yù)覽 process(clk) 和process(Disp_Temp)這兩個(gè)進(jìn)程看不懂，求指教	uid:150793 2017-4-17 20:49	05662	2017-4-17 20:49
預(yù)覽合格的FPGA工程師需要掌握哪些知識	uid:183246 2017-4-5 15:52	04138	2017-4-5 15:52
預(yù)覽 FPGA設(shè)計(jì)需注意的方面	uid:183246 2017-3-31 16:05	03198	2017-3-31 16:05
預(yù)覽 FPGA GTP收發(fā)器局部設(shè)計(jì)指導(dǎo)	uid:183246 2017-3-31 16:03	05414	2017-3-31 16:03
預(yù)覽你與杰出電子工程師的差距在哪?	uid:61677 2014-5-11 15:54	13237	2017-3-31 11:32

1 ... 6 7 8 91011 12 13 14 ... 15 / 15 頁下一頁

帳號		自動登錄	找回密碼
密碼			立即注冊

版塊導(dǎo)航

FPGA/CPLD 今日: 1 |主題: 742|排名: 32

快速發(fā)帖