FPGA/CPLD 今日: 0|主題: 740|排名: 31

新窗全部主題最新主題最新回復(fù) 熱門熱帖精華更多 \| 顯示置頂		作者	回復(fù)/查看	最后發(fā)表


預(yù)覽 Verilog中19種數(shù)據(jù)類型介紹	uid:419599 2018-11-2 12:11	110603	2020-6-6 16:52
預(yù)覽 Verilog實(shí)現(xiàn)全并行比較算法	uid:704585 2020-6-3 14:07	02841	2020-6-3 14:07
預(yù)覽 FPGA應(yīng)用—流水燈設(shè)計(jì)思路+程序詳解	uid:91350 2015-11-1 17:58	213565	2020-5-30 22:38
預(yù)覽基于FPGA的DDS調(diào)幅信號發(fā)生器程序，四種波形可調(diào)，頻率相位可調(diào)，（1-999999hz）（...	uid:344546 2020-5-30 11:59	03182	2020-5-30 11:59
預(yù)覽基于FPGA的DDS頻率合成器設(shè)計(jì)視頻教程與源碼下載	uid:329736 2018-5-14 22:43	14143	2020-5-30 09:12
預(yù)覽基于C8051F020和FPGA的邏輯分析儀設(shè)計(jì)	uid:70650 2014-12-20 22:43	24792	2020-5-28 21:51
預(yù)覽時(shí)序圖.pdf	uid:704585 2020-5-23 14:02	0659	2020-5-23 14:02
預(yù)覽分享一個(gè)FPGA布線的經(jīng)驗(yàn)	uid:471958 2020-5-22 08:14	02837	2020-5-22 08:14
預(yù)覽分享一套自用的FPGA資料	uid:734375 2020-4-21 14:49	33212	2020-5-21 16:59
預(yù)覽 Quartus II實(shí)現(xiàn)FPGA模擬4層樓電梯控制程序	uid:748680 2020-5-14 21:37	03263	2020-5-14 21:37
預(yù)覽 TLC7524 VHDL接口電路程序產(chǎn)生156.25KHz的正弦波	uid:589529 2020-4-23 22:22	02135	2020-4-23 22:22
預(yù)覽 FPGA入門教程(共37頁精彩pdf下載)	uid:260904 2018-2-12 15:52	3134625	2020-4-18 22:34
預(yù)覽 VHDL-LCD1602顯示程序包括英文數(shù)字簡單漢字	uid:77367 2015-4-19 03:10	419610	2020-4-16 16:11
預(yù)覽基于FPGA的交通燈vhdl程序設(shè)計(jì)	uid:540107 2019-12-29 11:15	13789	2020-4-8 14:23
預(yù)覽 ddr2 ip core的定制（altera）	uid:104287 2016-1-31 03:48	14906	2020-4-5 09:55
預(yù)覽 ws2812b芯片的FPGA驅(qū)動(dòng)	uid:61730 2019-12-24 00:23	24257	2020-4-4 10:09
預(yù)覽 EP3C16實(shí)驗(yàn)板和Quartus軟件使用舉例	uid:493108 2020-4-3 18:44	02511	2020-4-3 18:44
預(yù)覽基于xilinx的FPGA鬧鐘設(shè)計(jì)（用vivado軟件）源碼+PPT課件下載	uid:194214 2017-11-23 19:05	88525	2020-3-31 16:44
預(yù)覽基于NiosII處理器的sht20溫濕度傳感器測試	uid:510390 2020-3-30 11:29	02720	2020-3-30 11:29
預(yù)覽 Verilog紅寶書_仿真篇_恒創(chuàng)科技出品	uid:358010 2018-6-24 21:06	13113	2020-3-29 09:39
預(yù)覽 FPGA驅(qū)動(dòng)AD9226例程+硬件資料	uid:522360 2019-4-26 16:34	55787	2020-3-27 10:33
預(yù)覽基于verilog語言的溫度檢測系統(tǒng)源程序	uid:410231 2019-9-7 15:25	44645	2020-3-26 19:13
預(yù)覽 FPGA入門實(shí)例（一）加法器	uid:193703 2020-1-11 11:27	16278	2020-3-26 11:09
預(yù)覽 verilog學(xué)習(xí)筆記二：用狀態(tài)機(jī)實(shí)現(xiàn)按鍵的消抖及按鍵按下次數(shù)計(jì)數(shù)	uid:51025 2014-8-29 17:34	212020	2020-3-25 16:59
預(yù)覽軟件無線電的FPGA軟件體系結(jié)構(gòu)	uid:715478 2020-3-25 14:35	02315	2020-3-25 14:35
預(yù)覽 VHDL語言實(shí)現(xiàn)電子密碼鎖(門鈴)程序設(shè)計(jì)	uid:670450 2019-12-22 15:05	13769	2020-3-9 03:17
預(yù)覽 ise報(bào)錯(cuò) < NET "USB_CLK" CLOCK_DEDICATED_ROUTE = FALSE	uid:99624 2015-12-27 03:35	210078	2020-2-25 16:18
預(yù)覽 Advanced FPGA(英文版,共355頁)	uid:268183 2017-12-28 10:07	23897	2020-2-25 16:05
預(yù)覽虛擬JTAG工具在FPGA調(diào)試中的應(yīng)用	uid:104287 2016-1-31 04:11	39065	2020-2-19 11:51
預(yù)覽基于FPGA籃球計(jì)時(shí)器的實(shí)現(xiàn)	uid:376537 2018-7-21 12:19	26474	2020-1-13 21:31
預(yù)覽開一個(gè)貼分享從單片機(jī)轉(zhuǎn)到FPGA的學(xué)習(xí)過程	uid:193703 2019-12-6 13:38	75147	2020-1-10 14:34
預(yù)覽基于FPGA的搶答器包含源碼、演示、文檔	uid:680019 2020-1-2 21:03	03076	2020-1-2 21:03
預(yù)覽 FPGA步進(jìn)電機(jī)控制程序	uid:564791 2020-1-1 13:39	02981	2020-1-1 13:39
預(yù)覽 74LS160計(jì)數(shù)器功能模塊	uid:112613 2016-11-25 23:00	110081	2019-12-30 01:01
預(yù)覽步長可變的加減計(jì)數(shù)器	uid:112613 2016-11-25 23:21	28812	2019-12-30 00:57
預(yù)覽簡易FPGA UART源程序	uid:674699 2019-12-26 16:11	02599	2019-12-26 16:11
預(yù)覽 basys3模數(shù)轉(zhuǎn)換 Verilog源程序	uid:674646 2019-12-26 16:08	02918	2019-12-26 16:08
預(yù)覽我用VHDL語言實(shí)現(xiàn)的簡單CPU設(shè)計(jì)	uid:280277 2018-7-14 18:20	37850	2019-12-25 16:48
預(yù)覽 FPGA計(jì)價(jià)器設(shè)計(jì)源程序	uid:672097 2019-12-24 10:19	02483	2019-12-24 10:19
預(yù)覽 FPGA控制DDR2 Verilog HDL程序代碼	uid:391745 2018-8-30 20:04	46474	2019-12-22 22:12
預(yù)覽 DDR2 Verilog測試代碼	uid:670755 2019-12-22 22:11	02523	2019-12-22 22:11
預(yù)覽 EDA時(shí)鐘頂層設(shè)計(jì)VHDL源碼	uid:295215 2018-4-29 21:39	15200	2019-12-21 10:34
預(yù)覽基于FPGA的數(shù)字時(shí)鐘Verilog源程序	uid:267211 2019-1-26 14:43	75374	2019-12-20 15:17
預(yù)覽 FPGA簡易數(shù)字時(shí)鐘設(shè)計(jì) 具有時(shí)分秒功能的簡單同步	uid:648370 2019-12-14 08:49	04083	2019-12-14 08:49
預(yù)覽 VHDL組合邏輯電路設(shè)計(jì)	uid:600596 2019-12-13 00:53	03393	2019-12-13 00:53
預(yù)覽基于FPGA的數(shù)字電子琴設(shè)計(jì)(vhdl程序+實(shí)踐報(bào)告)	uid:388978 2019-1-6 20:09	25721	2019-12-12 08:56
預(yù)覽 Verilog HDL實(shí)現(xiàn)數(shù)值比較器	uid:338347 2018-5-25 20:41	16292	2019-12-12 08:33
預(yù)覽 EDA quartusII的數(shù)字式搶答器vhdl源程序	uid:423224 2019-12-12 08:29	04039	2019-12-12 08:29
預(yù)覽基于Quartus II的數(shù)字直接頻率合成器DDS Verilog源代碼	uid:468708 2019-1-22 16:41	25373	2019-12-9 21:40
預(yù)覽學(xué)習(xí)FPGA第一步——開發(fā)軟件安裝	uid:193703 2019-12-9 13:47	02822	2019-12-9 13:47

1 2 3 456 7 8 9 10 ... 15 / 15 頁下一頁

帳號		自動(dòng)登錄	找回密碼
密碼			立即注冊

版塊導(dǎo)航

FPGA/CPLD 今日: 0|主題: 740|排名: 31

快速發(fā)帖