找回密碼
 立即注冊

QQ登錄

只需一步，快速開始

搜索
收藏本版 (27) |訂閱|存檔

FPGA/CPLD 今日: 0|主題: 740|排名: 31 

作者 回復(fù)/查看 最后發(fā)表
預(yù)覽 FPGA時鐘秒表功能源碼 attach_img uid:239351 2018-12-7 11:10 02622 2018-12-7 11:10
預(yù)覽 利用元件例化VHDL語言編寫的六位數(shù)字頻率計源碼 attachment agree uid:440194 2018-12-5 16:40 02564 2018-12-5 16:40
預(yù)覽 基于FPGA的CNN加速介紹文檔 attach_img uid:439414 2018-12-4 17:23 03171 2018-12-4 17:23
預(yù)覽 EDA技術(shù)實驗內(nèi)容 QuartusⅡ軟件使用及VHDL編程 attach_img uid:407276 2018-11-30 16:57 05086 2018-11-30 16:57
預(yù)覽 小楊哥FPGA學(xué)習(xí)教程下載 attachment agree uid:43336 2017-4-15 10:15 389271 2018-11-30 15:25
預(yù)覽 EAD萬年歷實訓(xùn)報告及Verilog HDL源碼 attach_img agree uid:325913 2018-5-14 17:47 16345 2018-11-29 22:45
預(yù)覽 基于FPGA的搶答器設(shè)計論文 attachment agree uid:322478 2018-5-4 23:22 36574 2018-11-25 21:10
預(yù)覽 FPGA學(xué)習(xí)板的流水燈Quartus源碼 attach_img agree uid:377015 2018-7-22 02:06 15349 2018-11-22 14:56
預(yù)覽 電子時鐘源程序零錯誤 用quartus可以運行出來的 uid:365585 2018-7-5 14:28 22696 2018-11-22 12:47
預(yù)覽 基于FPGA的計數(shù)數(shù)碼管顯示電路設(shè)計報告 attachment agree uid:430659 2018-11-21 17:04 05333 2018-11-21 17:04
預(yù)覽 HDL設(shè)計與實踐 FPGA的相關(guān)教程 attach_img agree uid:426485 2018-11-14 17:36 12508 2018-11-14 19:04
預(yù)覽 我的顏色空間變換YCBCR to RGB 設(shè)計Verilog代碼 agree uid:425181 2018-11-12 18:45 03686 2018-11-12 18:45
預(yù)覽 FPGA的電源管理 attach_img uid:424875 2018-11-12 10:27 02796 2018-11-12 10:27
預(yù)覽 Verilog HDL語言的一些學(xué)習(xí)程序代碼分享 attach_img agree uid:367935 2018-11-5 17:07 23708 2018-11-9 11:32
預(yù)覽 單片機及CPLD模塊化多功能實訓(xùn)箱實驗指導(dǎo)書（共208頁pdf下載） attach_img uid:423073 2018-11-8 16:15 13288 2018-11-8 19:48
預(yù)覽 波形發(fā)生FPGA程序 attachment uid:419865 2018-11-2 20:06 02988 2018-11-2 20:06
預(yù)覽 FPGA設(shè)計開發(fā)入門教程 attachment uid:418565 2018-10-31 15:44 03974 2018-10-31 15:44
預(yù)覽 簡單的FPGA計時器例程 attach_img uid:412995 2018-10-21 10:51 04203 2018-10-21 10:51
預(yù)覽 利用按鍵和開關(guān)的狀態(tài)來控制LED燈的亮滅 我的Verilog課程學(xué)習(xí) attach_img agree uid:412848 2018-10-20 19:35 07301 2018-10-20 19:35
預(yù)覽 基于DDS任意波形信號發(fā)生器的FPGA設(shè)計 attach_img agree uid:201155 2017-5-16 12:46 35365 2018-10-16 19:03
預(yù)覽 FPGA與CPLD的區(qū)別 uid:101093 2017-3-1 10:07 34872 2018-10-14 21:35
預(yù)覽 FPGA中IP核的生成介紹與設(shè)計流程 新人帖 attach_img uid:177421 2017-3-21 17:48 14410 2018-10-13 23:40
預(yù)覽 FPGA/SOPC入門級實驗指導(dǎo)書 EP2C70F896C6 Altera DE2-70平臺 attach_img uid:290170 2018-9-19 19:07 15162 2018-10-11 16:46
預(yù)覽 VerilogHDL掃盲文（共26頁pdf）FPGA初學(xué)資料分享 attach_img digest uid:255886 2017-11-30 21:30 24861 2018-10-8 15:01
預(yù)覽 verilog用減法器實現(xiàn)可綜合的除法器-仿真驗證通過 attach_img agree uid:405705 2018-10-5 22:08 05968 2018-10-5 22:08
預(yù)覽 Quartus_II計數(shù)器常用的例程與工程模版 attach_img uid:388213 2018-8-20 16:52 15913 2018-10-5 21:51
預(yù)覽 找了些處理器，IC，編程等的電子資料 attachment uid:390920 2018-8-28 19:17 22780 2018-10-5 21:51
預(yù)覽 FPGA VGA顯示 verilog源碼仿真與資料分享 attach_img agree uid:240399 2018-9-27 19:24 04516 2018-9-27 19:24
預(yù)覽 FPGA DE2與Quartus開發(fā)實訓(xùn)PPT課件下載 attach_img uid:290170 2018-9-19 19:09 02950 2018-9-19 19:09
預(yù)覽 FPGA開發(fā)全攻略（共114頁pdf電子書下載） attach_img uid:395525 2018-9-9 21:12 07723 2018-9-9 21:12
預(yù)覽 Quartus13.0使用教程（共35頁英文版pdf下載） attach_img uid:375061 2018-9-1 00:04 13977 2018-9-5 10:48
預(yù)覽 System Verilog for Verification attachment uid:393461 2018-9-4 14:09 02448 2018-9-4 14:09
預(yù)覽 Verilog教程PPT講稿-建模、仿真、綜合、驗證和實現(xiàn)（共100頁） attach_img uid:384063 2018-8-8 16:17 13487 2018-9-2 08:15
預(yù)覽 VHDL語言編寫8位乘法器程序 attachment agree uid:255413 2017-11-29 21:26 26356 2018-8-20 11:11
預(yù)覽 學(xué)習(xí)FPGA信號消抖的一點心得 附源碼 attachment agree uid:388050 2018-8-20 11:08 05577 2018-8-20 11:08
預(yù)覽 FPGA采集模擬信號數(shù)據(jù)波形,51單片機顯示波形 attach_img uid:250852 2018-4-1 13:37 34602 2018-8-6 00:45
預(yù)覽 verilog硬件描述語言和數(shù)字系統(tǒng)設(shè)計課件下載 attach_img uid:363318 2018-8-4 12:37 02960 2018-8-4 12:37
預(yù)覽 Quartus EDA交通燈控制電路的設(shè)計實訓(xùn)報告與Verilog源碼 attach_img agree uid:329016 2018-5-13 18:39 49484 2018-7-30 16:41
預(yù)覽 單口RAM、偽雙口RAM、雙口RAM與FIFO的區(qū)別 uid:105323 2016-2-23 01:15 13351 2018-7-27 08:45
預(yù)覽 啥時候用到FIFO uid:109770 2016-3-22 23:04 13155 2018-7-27 08:40
預(yù)覽 Computer Organization and Design RISC-V attachment uid:343596 2018-6-2 17:01 13150 2018-7-20 08:19
預(yù)覽 FPGA麥克納姆輪控制代碼 attach_img agree uid:373539 2018-7-17 18:21 06767 2018-7-17 18:21
預(yù)覽 fpga VGA-master設(shè)計 Altera的 attach_img uid:373453 2018-7-17 16:47 02460 2018-7-17 16:47
預(yù)覽 1HZ分頻器的Verilog源程序 attachment agree uid:371976 2018-7-15 15:21 05151 2018-7-15 15:21
預(yù)覽 0-99計數(shù)器的Verilog源程序 agree uid:371976 2018-7-15 15:08 04774 2018-7-15 15:08
預(yù)覽 EDA新手入門PPT教程資料下載 attach_img uid:371171 2018-7-13 21:30 02811 2018-7-13 21:30
預(yù)覽 基于FPGA 的正弦、三角、鋸齒、方波 波形輸出的VHDL程序 agree uid:306451 2018-4-12 11:08 14483 2018-7-13 17:22
預(yù)覽 vhdl數(shù)字鐘的設(shè)計 uid:70976 2014-12-27 16:26 25729 2018-7-10 19:04
預(yù)覽 數(shù)字通信系統(tǒng)中位同步時鐘提取的改進(jìn)設(shè)計 attach_img agree uid:368172 2018-7-9 18:40 03634 2018-7-9 18:40
預(yù)覽 FPGA七人選擇器ego1 設(shè)計源碼 attach_img agree uid:351711 2018-7-9 15:06 05398 2018-7-9 15:06
下一頁 »

快速發(fā)帖

還可輸入 80 個字符
您需要登錄后才可以發(fā)帖 登錄 | 立即注冊

本版積分規(guī)則

手機版|小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機教程網(wǎng)

返回頂部 返回版塊