FPGA/CPLD 今日: 1 |主題: 742|排名: 32

1 2 3 4 567 8 9 10 ... 15 / 15 頁(yè)下一頁(yè)

新窗全部主題最新主題最新回復(fù) 熱門(mén) 熱帖精華更多 \| 顯示置頂		作者	回復(fù)/查看	最后發(fā)表


預(yù)覽學(xué)習(xí)FPGA第一步——開(kāi)發(fā)軟件安裝	uid:193703 2019-12-9 13:47	02881	2019-12-9 13:47
預(yù)覽基于Altera Cyclone EP IV的VHDL語(yǔ)言開(kāi)發(fā)的智能鬧鐘設(shè)計(jì)	uid:378929 2019-1-12 12:23	34735	2019-12-5 21:26
預(yù)覽四人搶答器VHDL編寫(xiě)程序控制Quartus II	uid:422604 2019-11-27 08:49	03371	2019-11-27 08:49
預(yù)覽 PWM控制蜂鳴器FPGA源碼與教程+仿真與報(bào)告等資料	uid:240399 2018-4-17 16:11	27034	2019-11-23 16:41
預(yù)覽基于quartus 2 9.0c 軟件的MIPS指令集16位CPU設(shè)計(jì)	uid:505284 2019-11-20 12:20	03782	2019-11-20 12:20
預(yù)覽 EDA半加器與全加器vhdl編寫(xiě)	uid:422604 2019-11-18 11:14	03269	2019-11-18 11:14
預(yù)覽基于FPGA的加減法計(jì)數(shù)器的系統(tǒng)設(shè)計(jì)	uid:643646 2019-11-17 15:23	04051	2019-11-17 15:23
預(yù)覽 VHDL\| array of integer 賦初值方法	uid:642389 2019-11-15 08:50	04227	2019-11-15 08:50
預(yù)覽 EDA設(shè)計(jì) Quartus在點(diǎn)陣電路上實(shí)現(xiàn)循環(huán)顯示HELLO	uid:639016 2019-11-10 10:53	03965	2019-11-10 10:53
預(yù)覽 FPGA Verilog呼吸燈程序	uid:471101 2019-11-8 14:26	03233	2019-11-8 14:26
預(yù)覽 AD采樣的FPGA程序書(shū)寫(xiě) Verilog代碼	uid:522075 2019-4-26 11:05	48116	2019-11-6 20:59
預(yù)覽 HDMI EDID解讀	uid:104287 2016-1-31 04:31	14064	2019-11-4 09:55
預(yù)覽基于FPGA的正弦信號(hào)發(fā)生器程序，可以直接使用	uid:634779 2019-11-3 14:52	03112	2019-11-3 14:52
預(yù)覽 DDS的AM調(diào)幅信號(hào)實(shí)現(xiàn) 語(yǔ)言為verilog	uid:366331 2018-7-6 15:20	04117	2019-11-3 14:48
預(yù)覽 FPGA課程設(shè)計(jì)多功能數(shù)字鐘	uid:361200 2018-6-28 17:16	26087	2019-10-30 10:52
預(yù)覽 FPGA可編程數(shù)字邏輯電路入門(mén)實(shí)驗(yàn)分享給大家	uid:611768 2019-9-15 20:53	14754	2019-10-29 13:21
預(yù)覽 verilog實(shí)現(xiàn)冒泡排序源程序	uid:631487 2019-10-28 16:28	04042	2019-10-28 16:28
預(yù)覽 MATLAB+VHDL脈沖成型濾波器的設(shè)計(jì) 附代碼	uid:514491 2019-4-17 14:01	25445	2019-10-26 10:37
預(yù)覽 Verilog HDL教程（共172頁(yè)pdf電子書(shū)下載）	uid:252512 2017-11-24 17:46	37630	2019-10-17 16:19
預(yù)覽基于FPGA的硬件電子琴設(shè)計(jì)-by楠妹	uid:77367 2015-4-19 01:25	14848	2019-10-8 21:07
預(yù)覽一種verilog實(shí)現(xiàn)uart串口通信硬件方案源碼	uid:171311 2018-6-27 13:22	44356	2019-10-6 16:51
預(yù)覽 W5500網(wǎng)口芯片SPI傳輸時(shí)序 Verilog源碼	uid:306627 2018-4-12 15:59	1310869	2019-10-3 08:19
預(yù)覽 FPGA控制馬達(dá) T型加減速代碼	uid:35884 2019-9-11 11:55	12858	2019-9-27 20:02
預(yù)覽直流電機(jī)PWM控制的FPGA實(shí)現(xiàn)論文與仿真源碼等全套資料	uid:290266 2018-4-18 03:17	115649	2019-9-25 23:01
預(yù)覽 Verilog DEs AES加密與解密代碼 Quartus II可執(zhí)行	uid:246585 2017-11-6 16:37	87077	2019-9-19 14:00
預(yù)覽 FPGA DSP 設(shè)計(jì)教程	uid:607598 2019-9-8 15:01	02437	2019-9-8 15:01
預(yù)覽基于FPGA的信號(hào)發(fā)生器程序	uid:440209 2018-12-5 23:03	14608	2019-9-7 22:42
預(yù)覽 FPGA電機(jī)控制vhdl源程序	uid:259945 2019-9-3 14:56	02755	2019-9-3 14:56
預(yù)覽現(xiàn)場(chǎng)可編程門(mén)陣列是？	uid:588548 2019-8-8 09:14	12745	2019-8-27 11:36
預(yù)覽 riscv指令集協(xié)議翻譯-riscv-spec-v中文版	uid:601122 2019-8-17 16:45	34002	2019-8-24 10:58
預(yù)覽 FPGA至簡(jiǎn)設(shè)計(jì)法經(jīng)典案例3	uid:588548 2019-8-1 08:47	12837	2019-8-19 11:38
預(yù)覽 FPGA至簡(jiǎn)設(shè)計(jì)法高效設(shè)計(jì)	uid:588548 2019-8-3 08:54	02325	2019-8-3 08:54
預(yù)覽 FPGA至簡(jiǎn)設(shè)計(jì)法案例4	uid:588548 2019-8-2 08:51	02231	2019-8-2 08:51
預(yù)覽頻率計(jì)FPGA代碼	uid:321488 2018-5-3 18:53	23865	2019-7-31 21:08
預(yù)覽采用VCA810、OPA690的信號(hào)放大處理原理圖	uid:124161 2016-6-6 21:11	26318	2019-7-30 23:26
預(yù)覽 FPGA整潔代碼之道3-信號(hào)命名和定義應(yīng)該明確	uid:588548 2019-7-29 09:02	02488	2019-7-29 09:02
預(yù)覽 FPGA設(shè)計(jì)代碼整潔之道2	uid:588548 2019-7-26 09:00	02019	2019-7-26 09:00
預(yù)覽發(fā)一個(gè)任意數(shù)分頻的程序	uid:499649 2019-3-28 09:35	13134	2019-7-25 15:06
預(yù)覽 FPGA設(shè)計(jì)干凈的代碼是程序員的核心技能	uid:588548 2019-7-25 10:26	02229	2019-7-25 10:26
預(yù)覽 FPGA學(xué)習(xí)筆記之引腳分配	uid:113276 2016-4-10 14:46	48501	2019-7-21 17:57
預(yù)覽基于FPGA的日式鐘程序設(shè)計(jì)	uid:584238 2019-7-15 10:09	02465	2019-7-17 13:54
預(yù)覽 FPGA三人搶答器設(shè)計(jì) Verilog源程序	uid:579814 2019-7-8 11:34	05228	2019-7-8 11:34
預(yù)覽基于FPGA的正弦發(fā)生器verilog源碼	uid:410495 2018-10-16 17:10	34481	2019-7-4 16:56
預(yù)覽 FPGA實(shí)時(shí)時(shí)鐘電路vhdl程序設(shè)計(jì)	uid:568565 2019-7-3 17:33	04924	2019-7-3 17:33
預(yù)覽 19進(jìn)制計(jì)數(shù)器vhdl源程序	uid:577010 2019-7-3 11:43	02886	2019-7-3 11:43
預(yù)覽 FPGA流水燈設(shè)計(jì)vhdl源程序	uid:577010 2019-7-3 11:42	03597	2019-7-3 11:42
預(yù)覽三人表決器vhdl程序	uid:574539 2019-6-29 13:48	04240	2019-6-29 13:48
預(yù)覽 FPGA OV7670_USB驅(qū)動(dòng)攝像頭	uid:116414 2016-4-24 20:43	24966	2019-6-29 10:25
預(yù)覽基于FPGA的數(shù)字示波器硬件原理圖設(shè)計(jì)	uid:500957 2019-3-30 00:12	44074	2019-6-27 09:06
預(yù)覽基于FPGA的FSK調(diào)制仿真實(shí)現(xiàn)	uid:229281 2019-6-25 11:34	02622	2019-6-25 11:34

下一頁(yè) »

1 2 3 4 567 8 9 10 ... 15 / 15 頁(yè)下一頁(yè)

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)

版塊導(dǎo)航

FPGA/CPLD 今日: 1 |主題: 742|排名: 32

快速發(fā)帖