FPGA/CPLD 今日: 0|主題: 740|排名: 30

新窗全部主題最新主題最新回復(fù) 熱門熱帖精華更多 \| 顯示置頂		作者	回復(fù)/查看	最后發(fā)表


預(yù)覽 FPGA學(xué)習(xí)-3-8譯碼器設(shè)計驗證	uid:108531 2016-3-12 22:46	05733	2016-3-12 22:46
預(yù)覽 FPGA學(xué)習(xí)-例解阻塞賦值與非阻塞賦值	uid:108531 2016-3-12 22:34	06429	2016-3-12 22:34
預(yù)覽 FPGA學(xué)習(xí)-按鍵消抖模塊設(shè)計與驗證A	uid:108531 2016-3-12 22:30	08594	2016-3-12 22:30
預(yù)覽 FPGA學(xué)習(xí)–串口發(fā)送模塊與驗證	uid:108531 2016-3-12 22:12	05162	2016-3-12 22:12
預(yù)覽關(guān)于FPGA學(xué)習(xí)過程中的tcl文件與qsf文件	uid:104126 2016-1-23 00:13	15247	2016-3-11 23:43
預(yù)覽 FPGA數(shù)碼管交換顯示報錯	uid:262 2016-3-11 21:11	02574	2016-3-11 21:11
預(yù)覽 Verilog中阻塞賦值和非阻塞賦值的正確使用	uid:72008 2015-1-12 02:10	14272	2016-3-7 22:44
預(yù)覽 SOPC中自定義元件的端口設(shè)置解析	uid:107189 2016-3-4 20:44	04147	2016-3-4 20:44
預(yù)覽 FPGA學(xué)習(xí)之--如何在Quartus II 中調(diào)用Modelsim SE進行仿真調(diào)試	uid:105323 2016-3-4 01:29	07226	2016-3-4 01:29
預(yù)覽 FPGA學(xué)習(xí)之引腳分配	uid:105323 2016-3-4 01:28	03771	2016-3-4 01:28
預(yù)覽 FPGA學(xué)習(xí)之嵌入式鎖相環(huán)模塊ALTPLL的配置和調(diào)用	uid:105323 2016-3-4 01:28	06334	2016-3-4 01:28
預(yù)覽 verilog中`timescale的定義與作用	uid:105323 2016-2-23 17:45	05906	2016-2-23 17:45
預(yù)覽串口模塊	uid:105323 2016-2-23 17:44	03146	2016-2-23 17:44
預(yù)覽 reg型和memory型數(shù)據(jù)	uid:105323 2016-2-23 17:42	04321	2016-2-23 17:42
預(yù)覽兩儀性與多義性的問題	uid:105323 2016-2-23 17:41	02527	2016-2-23 17:41
預(yù)覽 verilog HDL中wire和reg的區(qū)別	uid:105323 2016-2-23 17:39	04675	2016-2-23 17:39
預(yù)覽 FPGA基礎(chǔ)知識及其工作原理	uid:105323 2016-2-23 04:07	13202	2016-2-23 13:00
預(yù)覽 Quartus II常見錯誤	uid:105323 2016-2-23 04:05	08625	2016-2-23 04:05
預(yù)覽 SOPC自定義外設(shè)	uid:105323 2016-2-23 04:03	02487	2016-2-23 04:03
預(yù)覽 signaltap使用簡記	uid:105323 2016-2-23 04:02	014551	2016-2-23 04:02
預(yù)覽 Quartus II宏功能模塊	uid:105323 2016-2-23 04:01	04048	2016-2-23 04:01
預(yù)覽 DMA控制器使用	uid:105323 2016-2-23 03:59	02753	2016-2-23 03:59
預(yù)覽在Quartus中利用SOPC Builder做總線仲裁	uid:105323 2016-2-23 03:58	03417	2016-2-23 03:58
預(yù)覽自定義外設(shè)	uid:105323 2016-2-23 03:56	02541	2016-2-23 03:56
預(yù)覽 verilog綜合小結(jié)	uid:105323 2016-2-23 03:54	02402	2016-2-23 03:54
預(yù)覽 SOPC自定義模塊的添加和接口信號的自動識別	uid:105323 2016-2-23 03:47	03529	2016-2-23 03:47
預(yù)覽如何以32 bit的方式存取SDRAM	uid:105323 2016-2-23 03:35	04720	2016-2-23 03:35
預(yù)覽 Avalon-MM接口中waitrequest信號的實現(xiàn)	uid:105323 2016-2-23 03:34	05071	2016-2-23 03:34
預(yù)覽 sopc自定義外設(shè)設(shè)計總結(jié)	uid:105323 2016-2-23 03:32	03656	2016-2-23 03:32
預(yù)覽雙口RAM原理	uid:105323 2016-2-23 03:31	04143	2016-2-23 03:31
預(yù)覽 FPGA時序約束的幾種方法	uid:105323 2016-2-23 03:31	02878	2016-2-23 03:31
預(yù)覽添加時序約束的技巧分析	uid:105323 2016-2-23 03:30	03196	2016-2-23 03:30
預(yù)覽 FPGA設(shè)計中加時序約束	uid:105323 2016-2-23 03:29	02415	2016-2-23 03:29
預(yù)覽讀SRAM時序約束分析	uid:105323 2016-2-23 03:28	03248	2016-2-23 03:28
預(yù)覽在FPGA設(shè)計環(huán)境中加時序約束	uid:105323 2016-2-23 03:28	02610	2016-2-23 03:28
預(yù)覽 FPGA-愛FPGA，愛生活	uid:105323 2016-2-23 03:27	04918	2016-2-23 03:27
預(yù)覽扇入（fan-in）與扇出（fan-out）	uid:105323 2016-2-23 03:23	010545	2016-2-23 03:23
預(yù)覽時序約束幾個概念	uid:105323 2016-2-23 03:22	03737	2016-2-23 03:22
預(yù)覽寄存器、鎖存器和觸發(fā)器	uid:105323 2016-2-23 03:22	04091	2016-2-23 03:22
預(yù)覽 SignalTap II觀測wire型數(shù)據(jù)	uid:105323 2016-2-23 03:21	03095	2016-2-23 03:21
預(yù)覽 Verilog中parameter和define的區(qū)別	uid:105323 2016-2-23 03:20	04732	2016-2-23 03:20
預(yù)覽 Verilog狀態(tài)機學(xué)習(xí)	uid:105323 2016-2-23 03:19	03461	2016-2-23 03:19
預(yù)覽 Verilog中函數(shù)與任務(wù)比較	uid:105323 2016-2-23 03:15	02722	2016-2-23 03:15
預(yù)覽提高FPGA系統(tǒng)的工作速度	uid:105323 2016-2-23 02:20	03976	2016-2-23 02:20
預(yù)覽 Quartus 的文件管理	uid:105323 2016-2-23 01:37	03148	2016-2-23 01:37
預(yù)覽 FPGA時鐘管理—PLL和DLL	uid:105323 2016-2-23 01:27	07474	2016-2-23 01:27
預(yù)覽四種常用FPGA/CPLD設(shè)計思想與技巧	uid:105323 2016-2-23 01:25	01938	2016-2-23 01:25
預(yù)覽 FPGA電壓	uid:105323 2016-2-23 01:24	02101	2016-2-23 01:24
預(yù)覽時序分析—多周期路徑（Multicycle Paths）檢查網(wǎng)表文件 Altera器件時序模型	uid:105323 2016-2-23 01:21	17134	2016-2-23 01:23
預(yù)覽 Verilog實現(xiàn)時鐘的奇數(shù)分頻	uid:105323 2016-2-23 01:20	04295	2016-2-23 01:20

1 ... 7 8 9 10 111213 14 15 / 15 頁下一頁

帳號		自動登錄	找回密碼
密碼			立即注冊

版塊導(dǎo)航

FPGA/CPLD 今日: 0|主題: 740|排名: 30

快速發(fā)帖