FPGA/CPLD 今日: 1 |主題: 742|排名: 32

新窗全部主題最新主題最新回復(fù) 熱門熱帖精華更多 \| 顯示置頂		作者	回復(fù)/查看	最后發(fā)表

隱藏置頂帖預(yù)覽關(guān)于整頓無意義的回帖 ...2 3 4 5 6..32	uid:1 2015-5-22 02:41	1272464559	2025-6-25 17:22
隱藏置頂帖預(yù)覽新手發(fā)帖技巧 ...2 3 4 5 6..37	uid:1 2016-5-3 04:24	1452399897	2025-6-24 22:42

預(yù)覽 RISC-V指令集詳解 RISCV-spec-v2.1中文版下載（共114頁pdf） ...2	uid:342727 2018-6-1 10:38	5745098	2025-4-23 08:51
預(yù)覽 Quartus II中 Can't access JTAG chain問題的解決	uid:72008 2015-1-12 02:13	042102	2015-1-12 02:13
預(yù)覽 QUARTUS 編譯中 instantiates undefined entity 問題	uid:51088 2014-8-20 02:52	235689	2023-7-12 20:31
預(yù)覽 FPGA入門教程(共37頁精彩pdf下載)	uid:260904 2018-2-12 15:52	3134866	2020-4-18 22:34
預(yù)覽 verilog硬件語言入門教程（共172頁pdf下載）	uid:373087 2018-7-17 10:26	2830145	2024-9-30 14:15
預(yù)覽 Verilog七人表決器的設(shè)計課程設(shè)計實(shí)驗(yàn)報告	uid:252668 2017-11-23 14:40	228991	2019-1-14 14:41
預(yù)覽手把手教你學(xué)習(xí)FPGA入門系列視頻教程,不看后悔喲 ...2	uid:52663 2013-8-5 10:03	4328571	2021-12-23 13:57
預(yù)覽 VHDL之加法器系列(四位八位半加器全加器)	uid:51269 2014-11-10 15:28	022350	2014-11-10 15:28
預(yù)覽解決#error This file requires compiler and library support for the ISO C++ 2...	uid:51024 2014-7-30 14:08	121167	2020-9-14 11:04
預(yù)覽 Critical Warning: Synopsys Design Constraints File file not found: FPGA中的警告	uid:104126 2016-1-23 00:15	021022	2016-1-23 00:15
預(yù)覽一看就會用的可編程邏輯器件GAL16v8 ...2	uid:73422 2015-6-21 12:14	7120801	2025-6-9 16:20
預(yù)覽 FPGA應(yīng)用—74HC595驅(qū)動流水燈程序詳解	uid:91350 2015-11-1 17:39	320009	2021-7-27 17:25
預(yù)覽 VHDL-LCD1602顯示程序包括英文數(shù)字簡單漢字	uid:77367 2015-4-19 03:10	419743	2020-4-16 16:11
預(yù)覽基于FPGA的數(shù)字電子時鐘設(shè)計與實(shí)現(xiàn),含源碼,原理圖與WORD格式論文	uid:300822 2018-4-2 14:03	119786	2020-6-17 17:29
預(yù)覽好書推薦:VHDL語言100例詳解（共498頁）挺好的	uid:287854 2018-3-5 17:29	2619542	2024-8-21 17:54
預(yù)覽 de1-soc FPGA（Quartus工程含Qsys系統(tǒng)) + HPS 操作步驟	uid:51024 2014-7-30 14:11	219510	2015-7-20 15:31
預(yù)覽 Diamond 3.5簡易教程 LATTICE fpga的軟件使用方法	uid:288227 2018-3-6 15:24	416708	2021-2-8 11:01
預(yù)覽 modelsim仿真平臺的搭建教程-非常詳細(xì)	uid:91350 2015-11-1 16:15	116521	2017-9-12 10:10
預(yù)覽 EP4CE6E22C8 FPGA最小系統(tǒng)電路原理圖+PCB源文件	uid:462734 2019-1-26 01:00	2116409	2023-6-5 03:24
預(yù)覽搞定can,t place multiple pins assigned to pin location pin_101	uid:91350 2015-11-1 16:03	015663	2015-11-1 16:03
預(yù)覽直流電機(jī)PWM控制的FPGA實(shí)現(xiàn)論文與仿真源碼等全套資料	uid:290266 2018-4-18 03:17	115649	2019-9-25 23:01
預(yù)覽 FPGA_EP4CE6E22C8_EVB_V10 原理圖及PCB分享 AD軟件畫的	uid:192761 2017-4-23 17:24	3815341	2020-6-9 09:43
預(yù)覽基于Quartus的分頻器設(shè)計（含原理圖及代碼兩種方法）	uid:150657 2016-12-2 23:56	014972	2016-12-2 23:56
預(yù)覽 Verilog HDL自動售貨機(jī)系統(tǒng)設(shè)計與仿真實(shí)驗(yàn)報告	uid:242893 2017-11-10 11:16	1214879	2023-12-14 20:45
預(yù)覽 verilog中.v文件和.h文件的區(qū)別	uid:51024 2014-7-30 13:47	014729	2014-7-30 13:47
預(yù)覽基于FPGA的出租車計費(fèi)器的設(shè)計Verilog源碼+報告	uid:114903 2018-11-17 10:56	714704	2021-5-25 22:17
預(yù)覽 signaltap使用簡記	uid:105323 2016-2-23 04:02	014609	2016-2-23 04:02
預(yù)覽 24進(jìn)制計數(shù)器的 VHDL語言設(shè)計	uid:70481 2014-12-17 13:51	214266	2017-12-20 21:58
預(yù)覽如何在Quartus II 中調(diào)用Modelsim SE進(jìn)行門級仿真調(diào)試	uid:113276 2016-4-10 14:45	114189	2016-5-12 15:05
預(yù)覽基于一般模型的計數(shù)器的FPGA設(shè)計報告	uid:346604 2018-6-7 00:26	413990	2023-12-29 14:49
預(yù)覽我做的EDA密碼鎖仿真Quartus II課程設(shè)計報告	uid:215389 2017-6-28 15:55	1613688	2023-6-5 03:22
預(yù)覽 FPGA應(yīng)用—流水燈設(shè)計思路+程序詳解	uid:91350 2015-11-1 17:58	213713	2020-5-30 22:38
預(yù)覽 FPGA信號發(fā)生器設(shè)計含程序原理圖PCB 可產(chǎn)生正弦波三角波方波幅度頻率控制	uid:201155 2017-5-15 22:45	813298	2025-5-17 09:28
預(yù)覽基于FPGA的超聲波測距設(shè)計附quartus程序等	uid:466735 2019-3-3 18:36	1213136	2023-4-12 15:52
預(yù)覽基于FPGA的萬年歷設(shè)計(quartus代碼+PCB文件+文檔)	uid:466735 2019-3-3 18:02	413014	2021-4-7 14:21
預(yù)覽 Quartus II中FPGA的管腳分配保存方法	uid:82781 2015-6-24 16:09	012817	2015-6-24 16:09
預(yù)覽 verilog學(xué)習(xí)筆記二：用狀態(tài)機(jī)實(shí)現(xiàn)按鍵的消抖及按鍵按下次數(shù)計數(shù)	uid:51025 2014-8-29 17:34	212176	2020-3-25 16:59
預(yù)覽門控時鐘和時鐘使能的理解	uid:104287 2016-1-31 04:28	011388	2016-1-31 04:28
預(yù)覽 QuartusII 信號發(fā)生器使用方法詳解	uid:51269 2014-11-10 15:22	011188	2014-11-10 15:22
預(yù)覽 Verilog變量 reg型介紹	uid:579775 2020-12-9 20:19	011024	2020-12-9 20:19
預(yù)覽七段數(shù)碼管顯示電路	uid:112613 2016-11-25 22:43	211041	2024-6-9 21:10
預(yù)覽從自學(xué)FPGA到權(quán)威翻譯的這五年—特權(quán)同學(xué)，永遠(yuǎn)忠于年輕時的夢想	uid:109770 2016-3-22 23:08	010925	2016-3-22 23:08
預(yù)覽 W5500網(wǎng)口芯片SPI傳輸時序 Verilog源碼	uid:306627 2018-4-12 15:59	1310869	2019-10-3 08:19
預(yù)覽大話FPGA書（非常通俗易懂的學(xué)習(xí)資料）	uid:270833 2018-8-16 14:53	710794	2023-9-15 20:32
預(yù)覽 Verilog中19種數(shù)據(jù)類型介紹	uid:419599 2018-11-2 12:11	110746	2020-6-6 16:52
預(yù)覽 FPGA/CycloneIV E/EP4CE115F29C8開發(fā)板管腳配置	uid:51269 2014-11-10 15:19	010687	2014-11-10 15:19
預(yù)覽 Quartus II官方教程中文版使用說明下載（共250頁pdf）	uid:474666 2019-2-2 12:05	910697	2025-1-4 01:39
預(yù)覽扇入（fan-in）與扇出（fan-out）	uid:105323 2016-2-23 03:23	010616	2016-2-23 03:23
預(yù)覽特權(quán)師兄傾情奉獻(xiàn)9G海量FPGA學(xué)習(xí)資料	uid:74835 2015-3-20 20:29	2210574	2019-3-16 20:17
預(yù)覽 TINA中添加器件（適用于有相應(yīng)器件的cir文件的情況）	uid:51024 2014-7-30 14:13	110339	2015-7-29 12:40

12 3 4 5 6 7 8 9 10 ... 15 / 15 頁下一頁

帳號		自動登錄	找回密碼
密碼			立即注冊

版塊導(dǎo)航

FPGA/CPLD 今日: 1 |主題: 742|排名: 32

快速發(fā)帖