FPGA/CPLD 今日: 1 |主題: 742|排名: 32

新窗全部主題最新主題最新回復(fù) 熱門熱帖精華更多 \| 顯示置頂		作者	回復(fù)/查看	最后發(fā)表


預(yù)覽 TINA中添加器件（適用于有相應(yīng)器件的cir文件的情況）	uid:51024 2014-7-30 14:13	110341	2015-7-29 12:40
預(yù)覽 verilog中的initial語句	uid:86860 2015-7-26 02:08	03801	2015-7-26 02:08
預(yù)覽 Verilog中，順序執(zhí)行與非阻塞賦值	uid:86860 2015-7-26 02:08	04750	2015-7-26 02:08
預(yù)覽 de1-soc FPGA（Quartus工程含Qsys系統(tǒng)) + HPS 操作步驟	uid:51024 2014-7-30 14:11	219515	2015-7-20 15:31
預(yù)覽新手安裝QUARTUS問題 device之后什么反應(yīng)也沒有，別人的都是彈出一個(gè)選擇器件的窗口的	uid:85172 2015-7-13 16:01	06173	2015-7-13 16:01
預(yù)覽計(jì)數(shù)器vhdl代碼	uid:85342 2015-7-10 22:06	03328	2015-7-10 22:06
預(yù)覽低頻頻率特性測(cè)試儀制作	uid:83710 2015-6-25 22:56	04875	2015-6-25 22:56
預(yù)覽 EDA乒乓球?qū)嶒?yàn)報(bào)告	uid:83710 2015-6-25 02:48	04132	2015-6-25 02:48
預(yù)覽 Quartus II中FPGA的管腳分配保存方法	uid:82781 2015-6-24 16:09	012823	2015-6-24 16:09
預(yù)覽關(guān)于一段verilog代碼的思考	uid:82781 2015-6-24 16:05	03213	2015-6-24 16:05
預(yù)覽求教有沒有哪位大神做個(gè)序列檢測(cè)器啊	uid:83439 2015-6-19 14:52	02812	2015-6-19 14:52
預(yù)覽誰有比較好的FPGA教程	uid:80965 2015-5-24 16:33	03508	2015-5-24 16:33
預(yù)覽 fpga基于環(huán)扭型計(jì)數(shù)器的流水燈實(shí)驗(yàn)-楠妹	uid:77367 2015-4-19 01:32	14044	2015-5-22 11:24
預(yù)覽 vhdl驅(qū)動(dòng)lcd解決了ISE聯(lián)合modelsim仿真看不見波形的問題	uid:80436 2015-5-19 23:06	05164	2015-5-19 23:06
預(yù)覽用狀態(tài)機(jī)編寫的VHDL60分計(jì)時(shí)器	uid:77367 2015-4-19 03:04	03919	2015-4-19 03:04
預(yù)覽更改QuartusⅡ輸入字體大小方法	uid:77367 2015-4-19 01:34	010038	2015-4-19 01:34
預(yù)覽 8位Johnson計(jì)數(shù)器的Verilog建模	uid:77367 2015-4-19 01:34	09003	2015-4-19 01:34
預(yù)覽 fpga數(shù)碼管動(dòng)態(tài)掃描程序	uid:77367 2015-4-19 01:30	05950	2015-4-19 01:30
預(yù)覽 verilog中的timescale	uid:77367 2015-4-19 01:29	04516	2015-4-19 01:29
預(yù)覽 Nios II中使用onchip ram 出現(xiàn)can not place all ram cell in design的問題	uid:77367 2015-4-19 01:21	03522	2015-4-19 01:21
預(yù)覽 Error: Can't place multiple pins assigned to pin location……解決辦法	uid:77367 2015-4-19 01:21	09576	2015-4-19 01:21
預(yù)覽分頻器設(shè)計(jì)--VHDL源碼	uid:72519 2015-1-23 21:37	03995	2015-1-23 21:37
預(yù)覽計(jì)數(shù)器——VHDL源碼	uid:72519 2015-1-23 21:36	04519	2015-1-23 21:36
預(yù)覽 JD642的又一個(gè)錯(cuò)誤，請(qǐng)下載了的朋友注意	uid:72008 2015-1-13 00:18	02915	2015-1-13 00:18
預(yù)覽 FPGA小板出爐了	uid:72008 2015-1-13 00:10	44231	2015-1-13 00:12
預(yù)覽 Verilog-initial語句	uid:72008 2015-1-12 02:41	06906	2015-1-12 02:41
預(yù)覽 FPGA掃盲之：uartus II軟件與ISE軟件分別是干什么用的？	uid:72008 2015-1-12 02:33	05125	2015-1-12 02:33
預(yù)覽 Quartus II中 Can't access JTAG chain問題的解決	uid:72008 2015-1-12 02:13	042108	2015-1-12 02:13
預(yù)覽 Quartus II9.0中不能自動(dòng)檢查硬件設(shè)備的解決方法	uid:72008 2015-1-12 02:12	09705	2015-1-12 02:12
預(yù)覽循環(huán)冗余校驗(yàn)碼	uid:72008 2015-1-12 02:11	03038	2015-1-12 02:11
預(yù)覽 FPGA牛人的多年經(jīng)驗(yàn)總結(jié)，很值得深思！	uid:71651 2015-1-6 16:54	03503	2015-1-6 16:54
預(yù)覽 VHDL鍵盤碼	uid:71407 2015-1-1 17:42	03819	2015-1-1 17:42
預(yù)覽 FPGA設(shè)計(jì)之雙向移位寄存器-視頻教程	uid:70976 2014-12-27 16:30	03820	2014-12-27 16:30
預(yù)覽 FPGA設(shè)計(jì)之燈光控制電路-視頻教程	uid:70976 2014-12-27 16:29	03078	2014-12-27 16:29
預(yù)覽 FPGA學(xué)習(xí)總結(jié)	uid:70976 2014-12-26 21:43	02996	2014-12-26 21:43
預(yù)覽 FPGA前輩分享	uid:52856 2014-12-25 15:55	02778	2014-12-25 15:55
預(yù)覽 VHDL編程60s時(shí)鐘及顯示程序	uid:51090 2014-9-29 17:11	13575	2014-12-8 20:52
預(yù)覽 VHDL 八位二進(jìn)制數(shù)減法器	uid:51269 2014-11-10 15:30	07375	2014-11-10 15:30
預(yù)覽 VHDL之加法器系列(四位八位半加器全加器)	uid:51269 2014-11-10 15:28	022355	2014-11-10 15:28
預(yù)覽關(guān)于FPGA的VHDL算數(shù)運(yùn)算	uid:51269 2014-11-10 15:24	05998	2014-11-10 15:24
預(yù)覽 QuartusII 信號(hào)發(fā)生器使用方法詳解	uid:51269 2014-11-10 15:22	011191	2014-11-10 15:22
預(yù)覽 FPGA/CycloneIV E/EP4CE115F29C8開發(fā)板管腳配置	uid:51269 2014-11-10 15:19	010692	2014-11-10 15:19
預(yù)覽 CycloneIV S-50MH顯示60s計(jì)時(shí)和流水燈	uid:51269 2014-11-10 15:18	03037	2014-11-10 15:18
預(yù)覽 VHDL-lcd1602液晶程序	uid:51269 2014-11-10 15:18	04017	2014-11-10 15:18
預(yù)覽帶液晶、數(shù)碼管計(jì)時(shí)和流水燈VHDL程序	uid:51269 2014-11-10 15:16	03873	2014-11-10 15:16
預(yù)覽 VHDL數(shù)組	uid:51269 2014-11-10 15:13	04541	2014-11-10 15:13
預(yù)覽 FPGA之VHDL的74HC161和74HC90court	uid:262 2014-10-21 15:23	03672	2014-10-21 15:23
預(yù)覽狀態(tài)機(jī)	uid:262 2014-10-17 18:52	03229	2014-10-17 18:52
預(yù)覽 VHDL除法器宏模塊及編程調(diào)用	uid:262 2014-10-17 18:51	05876	2014-10-17 18:51
預(yù)覽編程和繪制原理圖完成數(shù)字電路設(shè)計(jì)	uid:262 2014-10-17 18:51	04832	2014-10-17 18:51

1 ... 7 8 9 10 11 12 131415 / 15 頁下一頁

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)

版塊導(dǎo)航

FPGA/CPLD 今日: 1 |主題: 742|排名: 32

快速發(fā)帖