FPGA/CPLD 今日: 0|主題: 739|排名: 30

12 3 4 5 6 7 8 9 10 ... 15 / 15 頁(yè)下一頁(yè)

新窗全部主題最新主題最新回復(fù) 熱門(mén) 熱帖精華更多 \| 顯示置頂		作者	回復(fù)/查看	最后發(fā)表

隱藏置頂帖預(yù)覽新手發(fā)帖技巧 ...2 3 4 5 6..37	uid:1 2016-5-3 04:24	1452394706	2025-5-28 12:47
隱藏置頂帖預(yù)覽關(guān)于整頓無(wú)意義的回帖 ...2 3 4 5 6..32	uid:1 2015-5-22 02:41	1266459477	2025-5-28 17:39

預(yù)覽 RISC-V指令集詳解 RISCV-spec-v2.1中文版下載（共114頁(yè)pdf） ...2	uid:342727 2018-6-1 10:38	5744864	2025-4-23 08:51
預(yù)覽手把手教你學(xué)習(xí)FPGA入門(mén)系列視頻教程,不看后悔喲 ...2	uid:52663 2013-8-5 10:03	4328284	2021-12-23 13:57
預(yù)覽 verilog硬件語(yǔ)言入門(mén)教程（共172頁(yè)pdf下載）	uid:373087 2018-7-17 10:26	2830016	2024-9-30 14:15
預(yù)覽一看就會(huì)用的可編程邏輯器件GAL16v8 ...2	uid:73422 2015-6-21 12:14	6920471	2025-1-20 21:03
預(yù)覽 FPGA入門(mén)教程(共37頁(yè)精彩pdf下載)	uid:260904 2018-2-12 15:52	3134740	2020-4-18 22:34
預(yù)覽 FPGA_EP4CE6E22C8_EVB_V10 原理圖及PCB分享 AD軟件畫(huà)的	uid:192761 2017-4-23 17:24	3815250	2020-6-9 09:43
預(yù)覽好書(shū)推薦:VHDL語(yǔ)言100例詳解（共498頁(yè)）挺好的	uid:287854 2018-3-5 17:29	2619461	2024-8-21 17:54
預(yù)覽 EP4CE6E22C8 FPGA最小系統(tǒng)電路原理圖+PCB源文件	uid:462734 2019-1-26 01:00	2116280	2023-6-5 03:24
預(yù)覽 FPGA學(xué)習(xí)及設(shè)計(jì)中的注意事項(xiàng) - [回帖獎(jiǎng)勵(lì) 18 ]	uid:69352 2014-12-20 14:35	258443	2024-11-19 20:44
預(yù)覽大話(huà)FPGA書(shū)（非常通俗易懂的學(xué)習(xí)資料）	uid:270833 2018-8-16 14:53	710752	2023-9-15 20:32
預(yù)覽我做的EDA密碼鎖仿真Quartus II課程設(shè)計(jì)報(bào)告	uid:215389 2017-6-28 15:55	1613548	2023-6-5 03:22
預(yù)覽特權(quán)師兄傾情奉獻(xiàn)9G海量FPGA學(xué)習(xí)資料	uid:74835 2015-3-20 20:29	2210476	2019-3-16 20:17
預(yù)覽 Verilog HDL自動(dòng)售貨機(jī)系統(tǒng)設(shè)計(jì)與仿真實(shí)驗(yàn)報(bào)告	uid:242893 2017-11-10 11:16	1214745	2023-12-14 20:45
預(yù)覽 W5500網(wǎng)口芯片SPI傳輸時(shí)序 Verilog源碼	uid:306627 2018-4-12 15:59	1310792	2019-10-3 08:19
預(yù)覽 FPGA信號(hào)發(fā)生器設(shè)計(jì) 含程序原理圖PCB 可產(chǎn)生正弦波三角波方波幅度頻率控制	uid:201155 2017-5-15 22:45	813191	2025-5-17 09:28
預(yù)覽 Quartus II官方教程中文版使用說(shuō)明下載（共250頁(yè)pdf）	uid:474666 2019-2-2 12:05	910558	2025-1-4 01:39
預(yù)覽開(kāi)源自己做的CPLD+SRAM液晶驅(qū)動(dòng)verilog代碼	uid:558132 2019-6-9 15:59	187334	2023-9-14 20:13
預(yù)覽 EP2C5Q208+AD9288雙通道示波器原理圖文件+FPGA工程包	uid:399339 2020-10-14 15:06	86950	2023-7-6 12:24
預(yù)覽基于FPGA的超聲波測(cè)距設(shè)計(jì) 附quartus程序等	uid:466735 2019-3-3 18:36	1212992	2023-4-12 15:52
預(yù)覽基于FPGA的出租車(chē)計(jì)費(fèi)器的設(shè)計(jì)Verilog源碼+報(bào)告	uid:114903 2018-11-17 10:56	714630	2021-5-25 22:17
預(yù)覽如何學(xué)習(xí)FPGA	uid:262 2013-6-14 18:51	55731	2022-10-21 10:06
預(yù)覽基于機(jī)器視覺(jué)的目標(biāo)識(shí)別與鎖定含F(xiàn)PGA及單片機(jī)代碼、原理圖等-學(xué)校PLD比賽作品	uid:122506 2017-9-22 21:21	86331	2019-1-5 22:55
預(yù)覽基于FPGA的串口接收設(shè)計(jì)全過(guò)程	uid:107189 2016-3-3 19:10	78560	2022-5-7 13:56
預(yù)覽 QuartusII設(shè)計(jì)的數(shù)字日歷附verilogHDL源程序	uid:329016 2020-11-4 20:39	56635	2022-11-27 15:00
預(yù)覽基于一般模型的計(jì)數(shù)器的FPGA設(shè)計(jì)報(bào)告	uid:346604 2018-6-7 00:26	413847	2023-12-29 14:49
預(yù)覽 EDA實(shí)訓(xùn)出租車(chē)計(jì)費(fèi)器實(shí)訓(xùn)報(bào)告與Verilog HDL程序	uid:247720 2017-12-7 20:40	77170	2021-5-25 22:09
預(yù)覽 Quartus II EDA頻率計(jì)設(shè)計(jì)	uid:747475 2020-5-9 10:51	14727	2022-9-11 10:46
預(yù)覽我自己制作的FPGA最小系統(tǒng)，原理圖+PCB文件+庫(kù)	uid:313791 2020-11-13 15:33	35146	2021-8-2 20:27
預(yù)覽 FPGA驅(qū)動(dòng)LCD12864顯示圖像的源碼與資料分享	uid:240399 2018-9-27 19:26	57509	2020-9-7 10:37
預(yù)覽基于FPGA的萬(wàn)年歷設(shè)計(jì)(quartus代碼+PCB文件+文檔)	uid:466735 2019-3-3 18:02	412888	2021-4-7 14:21
預(yù)覽 FPGA驅(qū)動(dòng)AD9226例程+硬件資料	uid:522360 2019-4-26 16:34	55862	2020-3-27 10:33
預(yù)覽 Diamond 3.5簡(jiǎn)易教程 LATTICE fpga的軟件使用方法	uid:288227 2018-3-6 15:24	416546	2021-2-8 11:01
預(yù)覽 FPGA四路PWM脈沖頻率與占空比可調(diào)控制Verilog HDL源碼	uid:262194 2019-1-12 20:04	98213	2020-7-7 17:40
預(yù)覽基于xilinx的FPGA鬧鐘設(shè)計(jì)（用vivado軟件）源碼+PPT課件下載	uid:194214 2017-11-23 19:05	88618	2020-3-31 16:44
預(yù)覽 FPGA經(jīng)典設(shè)計(jì)案例	uid:588548 2019-7-30 08:44	47015	2023-6-21 15:28
預(yù)覽俄羅斯方塊Verilog HDL程序設(shè)計(jì)	uid:704585 2021-3-19 17:37	24437	2022-12-8 14:58
預(yù)覽 Quartus EDA交通燈控制電路的設(shè)計(jì)實(shí)訓(xùn)報(bào)告與Verilog源碼	uid:329016 2018-5-13 18:39	49575	2018-7-30 16:41
預(yù)覽基于FPGA的數(shù)字時(shí)鐘Verilog源程序	uid:267211 2019-1-26 14:43	75407	2019-12-20 15:17
預(yù)覽 FPGA控制DDR2 Verilog HDL程序代碼	uid:391745 2018-8-30 20:04	46514	2019-12-22 22:12
預(yù)覽 Verilog DEs AES加密與解密代碼 Quartus II可執(zhí)行	uid:246585 2017-11-6 16:37	87010	2019-9-19 14:00
預(yù)覽 Verilog HDL教程（共172頁(yè)pdf電子書(shū)下載）	uid:252512 2017-11-24 17:46	37543	2019-10-17 16:19
預(yù)覽基于FPGA的數(shù)字電子時(shí)鐘設(shè)計(jì)與實(shí)現(xiàn),含源碼,原理圖與WORD格式論文	uid:300822 2018-4-2 14:03	119424	2020-6-17 17:29
預(yù)覽基于FPGA的數(shù)字電子琴設(shè)計(jì)(vhdl程序+實(shí)踐報(bào)告)	uid:388978 2019-1-6 20:09	25770	2019-12-12 08:56
預(yù)覽基于FPGA的硬件電子琴設(shè)計(jì)（文檔+工程）	uid:776760 2021-8-19 02:41	13642	2023-4-19 17:39
預(yù)覽基于FPGA的交通燈設(shè)計(jì) 附分頻主控譯碼VHDL源程序	uid:556863 2020-11-16 20:07	25653	2024-5-21 14:32
預(yù)覽 FAGA+ADS1118+異步FIFO+串口源程序	uid:264904 2017-12-21 16:55	56550	2023-8-30 14:04
預(yù)覽分享一個(gè)Verilog HDL硬件描述語(yǔ)言的PDF資料,學(xué)校老師推薦的，語(yǔ)言通俗易懂	uid:580071 2021-4-21 22:49	14671	2024-9-30 14:13
預(yù)覽 EDA智能電子搶答器的設(shè)計(jì)	uid:568129 2019-12-12 21:37	14325	2022-11-13 17:56
預(yù)覽用VHDL編寫(xiě)的籃球30秒計(jì)時(shí)器	uid:793816 2021-6-4 22:14	13550	2023-1-1 15:55
預(yù)覽基于FPGA的音樂(lè)播放器設(shè)計(jì)（文檔+工程）	uid:776760 2021-8-19 02:40	13298	2022-6-22 17:10

下一頁(yè) »

12 3 4 5 6 7 8 9 10 ... 15 / 15 頁(yè)下一頁(yè)

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)

版塊導(dǎo)航

FPGA/CPLD 今日: 0|主題: 739|排名: 30

快速發(fā)帖